基于 GPAN 的 MCULess BZCU（第一阶段）

硬件设计简要说明

1. GPAN 网络在 ZCU 域的分布示意图

据了解，理想 LEEA3.0 架构共有三个 ZCU 域：LZCU、RZCU 和 BZCU。

本方案通过 GPAN 网络将 3 个 ZCU 域缩减至 1 个 ZCU 域（直接节省 2 个 ZCU，降低 1 个 ZCU 的规格）。

如下图，预期一共需要 4 个 GPAN 节点（1 主 3 从）来替换三个 ZCU 域的功能。

当节点内 1 片 GPAN 芯片不能覆盖该区域全部的功能时，可以通过 2 片 GPAN 芯片在节点内互连实现扩展。



2. 基于 GPAN 的 MCULess BZCU 方案的验证

经过讨论，本方案的验证过程分为两个阶段来完成：

第一阶段（本文档）：脱离具体车型的约束，按照通信链路和驱动控制采集的验证需求设计 GPAN 硬件环境。

第二阶段：在第一阶段验证的基础上，结合具体车型的业务需求设计 GPAN 硬件环境。

第一阶段的验证任务主要有

1) GPAN 网络的通信链路性能，包括链路稳定性、链路时延和总体带宽表现。
2) GPAN 网络的远程驱动控制、采集的功能和性能。
3) GPAN 网络的分布式音频方案，包括音频传输性能和音频功放芯片的性能。

将 GPAN 网络简化为 1 主 1 从（2 个节点）的环网，如下图。

1) GPAN 子节点 1 包含有 2 片 GPAN 芯片，GPAN 芯片之间通过 RMII 接口通信。
2) GPAN 主节点包含有 1 片 GPAN 芯片，可以承担一部分的信号驱动和采集，有利于客户降低 ZCU 的规格，节约成本。



3. MCULess BZCU 的 GPAN 芯片封装方案

1) BGA144 封装(8mm*8mm)

BGA144 封装除去通信/电源/地相关的专用 pin，可以提供 120+的功能复用管脚。



2) BGA196 封装(10mm*10mm)

4. GPAN 硬件总体框图

每个 GPAN 节点由 1~2 个 GPAN 芯片构成。
本方案中主节点由一个 GPAN 芯片构成，子节点 1 有 2 个 GPAN 芯片扩展构成。

每个 GPAN 芯片由两个 GE1101(仅作为 AFE，analog front end 模拟前端)和 Xilinx K7 FPGA 组成，它实现了 GPAN 芯片的组网、数据传输和远程控制等完整功能，并且根据客户需求和实际测试结果优化、迭代 FPGA 代码，最终量产交付符合客户真正需求的芯片。



TC389 也可以通过两个 100BASE-T1 PHY 直连的方式和 GPAN 芯片进行通信。



5. GPAN 节点硬件设计

1) 外设资源分配

下图(左)列出了第一阶段需要验证的所有外设以及功能需要的接口。

下图(右)把这些外设和功能接口合理分配到 2 个 GPAN 芯片上。

全部需求			
分类		型号	备注
驱动类	高低边驱动	BTS70012	
		BTS7008	
		VN9004AJTR	
		VN9D30Q100	
		BTS3125	
		BTS7200	
		BTS50005	
		TLE75602	
		L9945	
	H桥驱动	DRV89XY	DRV8910
		DRV8243	DRV8243S-Q1 SPI型号
		DRV8718	
	无刷步进电机	L99SM81V	
	传感器	IAM20680	
		E52141	
	HALL比较器	LM2903B	
	配电	VNF1048F	
		btg7016A	
		2ed2410	
		tps1211x	
	ADC MUX	M74HC4851	
	功放	TAS6424	
通信类	CAN-TRX	NXP	6路
	LIN-TRX	NXP	5路
	100BASE-T1 PHY	NXP	RMII
FPGA外置ADC	ADC	ADS7028	sleep
		ADS7028	normal

GPAN芯片1		
分类		型号
驱动类	高低边驱动	BTS70012
		VN9004AJTR
		VN9D30Q100
		BTS3125
		BTS7200
		BTS50005
		TLE75602
	H桥驱动	
		DRV8718
	无刷步进电机	
	传感器	IAM20680
		E52141
	HALL比较器	LM2903B
	配电	VNF1048F
		btg7016A
	ADC MUX	M74HC4851
	功放	TAS6424
通信类	CAN-TRX	6路
	LIN-TRX	5路
	100BASE-T1 PHY	1路
FPGA外置ADC	ADC	ADS7028
		ADS7028

GPAN芯片2		
分类		型号
驱动类	高低边驱动	
		BTS7008
		L9945
	H桥驱动	DRV8910
		DRV8243
	无刷步进电机	L99SM81V
	传感器	
		E52141
	HALL比较器	LM2903B
	配电	
		2ed2410
		tps1211x
	ADC MUX	M74HC4851
	功放	TAS6424
通信类	CAN-TRX	6路
	LIN-TRX	5路
FPGA外置ADC	ADC	ADS7028
		ADS7028

2) 总线分配

下表列出了 SPI 总线和 I2C 总线的分配情况。

总线	设备片选	作为SPI Slave	作为SPI Master	
			GPAN芯片1	GPAN芯片2
SPI0	CSn0	TC389		
SPI1	CSS	TC389		
	CSn0		DRV8718	DRV8243
	CSn1		IAM20680	L99SM81V
	CSn2		E52141	E52141
	CSn3		VNF1048F	
SPI2	CSS	TC389		
	CSn0		VN9D30Q100F	DRV8910
	CSn1		TLE75602	L9945
	CSn2		TCAN1145	TCAN1145
	CSn3			
SPI3	CSn0		ADS7028_1	ADS7028_1
	CSn1		ADS7028_2	ADS7028_2
I2C0			TAS6424	TAS6424

3) PWM 信号分配

下表列出了 PWM 输出和输入的需求的信号。

GPAN芯片1		
外设芯片	信号管脚	PWM需求
BTS3125EJ	BTS3125_IN	PWM，<1KHz，开关MOSFET用
VN9D30Q100F	VN9D30Q100F_PWM_CLK	PWM，40KHz，占空比50%
DRV8718	DRV8718_IN1	PWM，15KHz，占空比1%的调度
	DRV8718_IN2	PWM，15KHz，占空比1%的调度
	DRV8718_IN3	PWM，15KHz，占空比1%的调度
	DRV8718_IN4	PWM，15KHz，占空比1%的调度
BTG7016A	BTG7016A_IN	PWM，30KHz，占空比50%，预充功能
	BTG7016A_DEN	PWM/500Hz, ADC触发采样

GPAN芯片2		
外设芯片	信号管脚	PWM需求
L9945	L9945_NON1	PWM，40KHz，占空比1‰的调度
	L9945_NON2	PWM，40KHz，占空比1‰的调度
	L9945_NON3	PWM，40KHz，占空比1‰的调度
	L9945_NON4	PWM，40KHz，占空比1‰的调度
	L9945_NON5	PWM，40KHz，占空比1‰的调度
	L9945_NON6	PWM，40KHz，占空比1‰的调度
	L9945_NON7	PWM，40KHz，占空比1‰的调度
	L9945_NON8	PWM，40KHz，占空比1‰的调度
DRV8243	DRV8243_EN	PWM，25KHz
	DRV8243_PH	PWM，25KHz
2ED2410	2ED2410_DG0	PWM IN 计数

4) 外置 ADC 结构

在 FPGA 阶段需要使用外置 ADC 来实现 ADC 采样功能，数字控制逻辑由 FPGA 实现。等实际芯片回片后切换回内置 ADC。

硬件上有 2 个 ADC(ADC7028_1 和 ADC7028_2)，

ADC7028_1 实现的是睡眠模式下模拟信号采样功能，睡眠唤醒逻辑由 FPGA 实现。通过 AONGPIO0/1/2 进行 EMUX 扩展后，一共支持 32 路模拟信号采样。

ADC7028_2 实现的是正常模式下模拟信号采样功能，通过 GPIO0/1/2 进行 EMUX 扩展后，一共支持 64 路模拟信号采样。





5) TC389 子系统

TC389 使用到的资源有 RMII 接口，3 路 SPI 总线，1 路串口以及 DAP 接口。具体信号分配完全参考理想现有设计。

Short name	Description	value
P14.5	HWCFG1 (EVR33OFF / EVR33ON)	0
P14.2	HWCFG2 (EVRCOFF / EVRCON)	1
P14.3	HWCFG3 (Boot from pins / Boot from Flash BMI)	0
P10.5	HWCFG4 (see boot configuration Table 4-1)	1
P10.6	HWCFG5 (see boot configuration Table 4-1)	1
P14.4	HWCFG6 (Pins in tristate / Pins with pull-up)	0
P20.2	TESTMODE#	1



SAK-TC389QP-160F300SAE/PG-FBGA-516-1					
BALL	GPIO	NET	Symbol	Ctrl.	Function
F15	P11.2	GETH_TXD1	GETH_TXD1	O6	Transmit Data
G15	P11.3	GETH_TXD0	GETH_TXD0	O6	Transmit Data
J14	P11.6	GETH_TXEN	GETH_TXEN	O6	Transmit Enable MII and RMII
F14	P11.9	GETH_RXD1	GETH_RXD1A	I	Receive Data 1 MII, RMII and RGMII
G14	P11.10	GETH_RXD0	GETH_RXD0A	I	Receive Data 0 MII, RMII and RGMII
F13	P11.11	GETH_RXDV	GETH_RXDVA	I	Receive Data Valid MII
G13	P11.12	GETH_RXCLK	GETH_RXCLKA	I	Receive Clock MII
K17	P12.0	GETH_MDC	GETH_MDC	O6	MDIO clock
K16	P12.1	GETH_MDIO	GETH_MDIO	I/O	MDIO Input/Output
K12	P11.8	MCU_ETH_RST	P11.8	O0	General-purpose output
J15	P11.4	MCU_ETH_WAKE	P11.4	O0	General-purpose output
G6	P02.0	MCU_ETH_INT	SCU_E_REQ3_2	O0	ERU Channel 3 inputs 0 to 5
F10	P10.2	QSPI1_SCLK	QSPI1_SCLK	O3	Master SPI clock output
F11	P10.3	QSPI1_MOSI	QSPI1_MTSR	O3	Master SPI data output
G12	P10.1	QSPI1_MISO	QSPI1_MRSTA	I	Master SPI data input
G11	P10.4	QSPI1_CSn	QSPI1_SLSO8	O3	Master slave select output
P6	P00.4	QSPI1_IRQ	SCU_E_REQ2_2	I	ERU Channel 2 inputs 0 to 5
L7	P02.7	QSPI3_SCLK	QSPI3_SCLK	O3	Master SPI clock output
K6	P02.6	QSPI3_MOSI	QSPI3_MTSR	O3	Master SPI data output
K7	P02.5	QSPI3_MISO	QSPI3_MRSTA	I	Master SPI data input
J6	P02.4	QSPI3_CSn	QSPI3_SLSO0	O3	Master slave select output
F8	P10.7	QSPI3_IRQ	SCU_E_REQ0_2	I	ERU Channel 0 inputs 0 to 5
Y24	P22.3	QSPI4_SCLK	QSPI4_SCLK	O3	Master SPI clock output
W25	P22.0	QSPI4_MOSI	QSPI4_MTSR	O3	Master SPI data output
W24	P22.1	QSPI4_MISO	QSPI4_MRSTB	I	Master SPI data input
AB24	P23.1	QSPI4_CSn	QSPI4_SLSO6	O3	Master slave select output
G9	P10.8	QSPI4_IRQ	SCU_E_REQ1_2	I	ERU Channel 1 inputs 0 to 5
G21	P14.0	ASCLIN0_TX	ASCLIN0_ATX	O2	Transmit output
F20	P14.1	ASCLIN0_RX	ASCLIN0_ARXA	I	Receive input

6) 信号详细分配表

参考原理图